平成23年度 秋期 午前 問12
コンピュータ構成要素
デコーダに関する問題
プロセッサと複数のメモリとを図のように接続した組込みシステムがある。16 進数で表記したアドレス 2F0 番地を読み出したとき,データを出力するメモリはどれか。ここで,デコーダは右の表のとおりに信号出力を行うものとし,データバスなどの信号線は省略している。
〔デコーダの信号出力〕
入力 │ 出力
P Q │ A̅ B̅ C̅ D̅
0 0 │ 1 1 1 0
0 1 │ 1 1 0 1
1 0 │ 1 0 1 1
1 1 │ 0 1 1 1
〔接続の図〕
プロセッサのアドレスバス
A9 ─→ デコーダの入力 P
A8 ─→ デコーダの入力 Q
A7〜A0 ─→ メモリ1〜メモリ4 の A7〜A0(4 つとも共通につながる)
デコーダの出力(左から A̅ B̅ C̅ D̅ の 4 本)
A̅ ─→ メモリ4 の C̅S̅
B̅ ─→ メモリ3 の C̅S̅
C̅ ─→ メモリ2 の C̅S̅
D̅ ─→ メモリ1 の C̅S̅
注記 C̅S̅ の入力には ○ 印が付いている(= 0 で選択される負論理)。- アメモリ1
- イメモリ2
- ウメモリ3
- エメモリ4
答えと解説を見る
✓ これが正解ウメモリ3
解説
0 になった 1 本の線をたどって決めます。
手順は三段です。まずアドレスを 2 進数に直します。16 進数の 2F0 を桁ごとに直して並べると 10 1111 0000 となり、アドレスバスの 10 本ぶんにちょうど収まります。次に、上位の 2 本をデコーダの入力へ入れます。上から数えて 1 本目が一方の入力、2 本目がもう一方の入力に当たるので、入力は 1 と 0 の組み合わせになります。表からその行を読むと、四つの出力のうち 0 になるのは左から 2 本目の 1 本だけです。最後に、その線がどのメモリへ届いているかをたどります。ここで大事なのは、選択の端子が負論理だという注記です。端子には丸印が付いており、0 のときに選ばれます。ですから 1 が三本そろっているほうではなく、0 になった 1 本の行き先が答えになります。図では出力とメモリの対応が交差しているため、並び順で決めずに線を実際にたどる必要があります。たどると左から 2 本目はメモリ3 に届いており、これが答えです。全体の組み立ても確かめられます。上位の 2 本で四つのメモリを選び、残る 8 本で各メモリの中の 256 番地を選ぶので、合わせて 1,024 番地となり、アドレスバスの本数と合います。
ほかの選択肢はなぜ違うのか
- アメモリ1:デコーダの入力が二つとも 0 の行を読んだ場合に選ばれるメモリです。このアドレスの上位 2 本は 1 と 0 なので、参照している行が一つずれています。
- イメモリ2:四つの出力が左から順にメモリ1からメモリ4へ届いていると読んだ形です。図の配線は交差しているので、並び順をそのまま対応とみなさず、線を実際にたどる必要があります。
- エメモリ4:デコーダの入力が二つとも 1 の行を読んだ場合に選ばれるメモリです。その行では左端の出力が 0 になりますが、このアドレスから決まる行はそこではありません。
出典:平成23年度 秋期 応用情報技術者試験 午前 問12
この解説に誤りを見つけたら教えてください。直して、直した記録を残します。誤りを報告する(メールが開きます)