過去問解きまくり研究所

令和2年度 10月 午前Ⅱ 問11

ハードウェア

PLLに関する問題

PLLのブロック図中のa〜cに入れるべき回路の組合せとして，適切なものはどれか。

PLLのブロック図:

入力信号 → [ a ] → [ 低域通過フィルタ ] → [ c ] → 出力信号
             ↑                                 │
             └──────── [ b ] ←────────────────┘
（出力信号から分岐した帰還路が b を通って a のもう一方の入力へ入る）

選択肢は原典ではa・b・cの表。

答えと解説を見る

✓ これが正解イa：位相比較器 ／ b：分周器 ／ c：電圧制御発振器

解説

aが位相比較器、bが分周器、cが電圧制御発振器です。

PLLは、出力の周波数と位相を入力信号にそろえる帰還の回路です。入力信号と帰還してきた信号が合流するaには、二つの位相の差を電圧にして出す位相比較器が入ります。その出力を低域通過フィルタでならし、得られた電圧に応じて周波数を変えるcが電圧制御発振器で、これが出力信号を作ります。出力を戻す帰還路のbに分周器を入れると、出力を分周した信号が入力と一致するように制御されるので、出力は入力の周波数に分周比を掛けた周波数になります。比べる、ならす、発振する、割って戻す、という信号の流れの順で並べると覚えやすくなります。

ほかの選択肢はなぜ違うのか

出典：令和2年度 10月 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11

この解説に誤りを見つけたら教えてください。直して、直した記録を残します。誤りを報告する（メールが開きます）