令和7年度 春期 午前 問20

✓ これが正解イHDL

解説

FPGA向けデジタル回路の設計・論理合成に使う言語がHDLです。

FPGA は、内部の論理回路を後から書き換えられる集積回路で、望みの回路を設計するには回路の動きや構成を文字で記述できる専用の言語が必要になります。この用途で作られたのが HDL、ハードウェア記述言語です。設計者が HDL で書いた記述を設計ツールに与えると、論理合成という工程を通して実際に FPGA へ書き込める回路構成に変換されます。代表的なものに Verilog HDL や VHDL があり、これらは総称としても HDL の略称で呼ばれます。データ定義、モデル図、階層データの表現など、別の目的で作られた記述言語とは扱う対象がまったく異なるので、名前の似ている略称と混同しないことが要点です。

ほかの選択肢はなぜ違うのか

• アDDL：DDL を挙げる肢は、データ定義言語の略称です。関係データベースで表や制約を宣言するための SQL の一部で、回路の設計や論理合成の道具ではありません。
• ウUML：UML を挙げる肢は、ソフトウェアの構造や振る舞いを図で表すためのモデリング言語の略称です。図によって設計を伝える道具で、回路そのものを合成に掛けるための記述言語ではありません。
• エXML：XML を挙げる肢は、階層構造を持つデータを文字で表すためのマークアップ言語の略称です。設定や交換用のデータ形式に広く使われますが、回路そのものを記述する言語ではありません。