コンピュータ構成要素｜システムアーキテクト試験

待ちを減らす仕組みと、確率や比率で平均をとる計算

コンピュータを構成する部品は、命令やデータの流れの中で待ちを減らし、処理を速める工夫の集まりとして見ると整理できます。性能の計算は、確率や比率で重み付けした平均をとるのが基本です。

命令は、プログラムカウンタが示す番地から主記憶より取り出されて命令レジスタに入り、命令デコーダが解読して実行に移します。命令用とデータ用のバスを分けるハーバードアーキテクチャは、命令の読取りとデータへのアクセスを同時に行えるようにして実行時間を縮めます。

並列に実行する工夫には違いがあります。依存関係のない複数の命令を実行時にハードウェアが見つけて同時に流すのがスーパースカラ、一つの命令で複数のデータを処理するのがベクトル命令です。パイプラインで I 個の命令を処理する時間は、最初の命令にステージ数 D 分、残りに1個1ピッチがかかるので、（I＋D－1）×ピッチになります。

キャッシュの実効アクセス時間は、ヒット率を h として、キャッシュの時間×h＋主記憶の時間×（1－h）で求めます。ブロックの置き場所が一か所に決まるのがダイレクト方式、どこでもよいのがフルアソシアティブ方式で、セットまでを決めてその中では選べるのがセットアソシアティブ方式です。

処理時間は、命令の種類ごとの CPI を構成比率で重み付けした平均 CPI に命令数を掛けてクロック数を出し、クロック周期で時間に直します。並列化の効果は、並列化できる割合を r、台数を n として 1／（1－r＋r／n）で表され、並列化できない部分やオーバヘッドが残る限り、台数を増やしても頭打ちになります。

入出力の装置は、何をつなぐか、光をどう作るかで見分けます。シリアルATA は磁気ディスクなどの記憶装置を、ファイバチャネルはサーバとストレージを結び、ファイバチャネルは光だけでなく電気のケーブルも使えます。素子自体が光るのが有機EL、微小な鏡で反射させるのが DLP です。